IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Inventor:

: Kiyokazu HASHIMOTO, et al.

Filed

: Concurrently herewith

For

: SEMICONDUCTOR MEMORY DEVICE

Serial No.

: Concurrently herewith

August 28, 2003

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

PRIORITY CLAIM AND

SUBMISSION OF PRIORITY DOCUMENT

SIR:

Applicant hereby claims priority under 35 USC 119 from **Japanese** patent application number **2002-249388** filed **August 28, 2002,** a copy of which is enclosed.

Respectfully submitted,

Michael I. Markowitz Reg. No. 30,659

Katten Muchin Zavis Rosenman 575 Madison Avenue New York, NY 10022-2585 (212) 940-8800

Docket No.: NECE 20.610

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月28日

出願番号

Application Number:

特願2002-249388

[ST.10/C]:

[JP2002-249388]

出 願 人

Applicant(s): NECエレクトロニクス株式会社

2003年 4月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

75010415

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

G11C 8/04

G11C 11/22

G11C 11/34

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

橋本 潔和

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

古田 博伺

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】

京本 直樹

【選任した代理人】

【識別番号】

100082924

【弁理士】

【氏名又は名称】 福田 修一

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】 河合 信明

【手数料の表示】

【予納台帳番号】 008279

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9115699

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 複数の参照セル(リファレンスセル)を有し、前記複数の参照セルのうち選択された参照セルの情報と、選択されたメモリセルの情報とを比較判定する動作を行う半導体記憶装置であって、

前記メモリセルを選択するアドレス入力の遷移を検出しアドレス遷移検出信号を発生するアドレス遷移検出回路と、前記アドレス遷移検出信号をカウントするカウンター回路と、前記カウンター回路の出力により所要の参照セルを選択するリファレンスデコーダ回路とを、有することを特徴とする半導体記憶装置。

【請求項2】 前記アドレス遷移検出回路からのアドレス遷移検出信号が入力されたとき、第1の論理レベルとなり、リファレンスワード線を活性化させる時刻に第2の論理レベルとなる制御信号を前記カウンター回路に出力する制御信号発生回路を有することを特徴とする請求項1の半導体記憶装置。

【請求項3】 前記比較判定する動作は、読出し時、書込み後及び消去後の情報確認を行う動作であり、前記比較判定する動作において一定回数毎に前記複数の参照セルのうち所要の参照セルを選択することを特徴とする請求項1または2記載の半導体記憶装置

【請求項4】 前記複数の参照セルは一つのメモリセルアレイ単位または、 複数のメモリセルアレイ単位ごとに設けられていることを特徴とする請求項1乃 至3の何れか一項に記載の半導体記憶装置。

【請求項5】 前記複数の参照セルの所定の電気特性が所望の特性になるように予め調整できる手段を有すること特徴とする請求項1乃至4の何れか一項に記載の半導体記憶装置。

【請求項6】 前記電気特性は前記参照セルの閾値電圧、オン電流、オフ電流、オフ電流、オン抵抗、オフ抵抗、反転しきい磁界、及び分極値であることを特徴とする 請求項5記載の半導体記憶装置。

【請求項7】 複数のメモリセルと複数の参照セル(リファレンスセル)を 有し、前記複数の参照セルのうち所要の参照セルを選択するデコード方法であっ て、

前記複数のメモリセルのうち所要のメモリセルを選択するアドレス入力の遷移 を検出しパルスを発生するステップと、前記パルスをカウントするステップと、 前記パルスのカウント数により前記複数の参照セルのうち所要の参照セルを選択 するようにデコードするステップとを有することを特徴とするデコード方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、特に参照セル(リファレンスセル)を複数 有し、参照セルを切り替えることにより、参照セルの劣化を防止できる半導体記 憶装置に関するものである。

[0002]

【従来の技術】

フラッシュEEPROM (FLASHメモリ)や強誘電体メモリ (FeRAM) のような半導体記憶装置では、選択されたメモリセルの情報を参照セルの情報と比較して、所定の動作を行っている。図10と図11を用いて従来技術の読み出し時の動作について説明する。図10は従来技術の半導体記憶装置を示したものであり、16MbitフラッシュEEPROMの例である。

[0003]

Aiは外部から入力されるアドレス信号であり、アドレスバッファ11,12 は入力された外部アドレス信号Aiをそれぞれ内部アドレス信号Adiとして出力する。アドレス遷移検出回路(Address-Transition-Detect 回路、ATD回路)13は内部アドレス信号Adiが入力され、アドレス信号の変化を検出し、出力に1ショットパルスとしてアドレス遷移検出信号POを発生させる。信号発生回路14はアドレス遷移検出信号POが入力され、1ショットパルスとして制御信号P1を出力する。制御信号P1はセンスアンプ18とリファレンスアンプ19の動作を制御する。Xデコーダ16は入力された内部アドレス信号(Ad10~Ad19)をデコードし、ワード線を選択する。Xデコーダ16の出力はおのおのワード線(WO~Wm)に接続され、選択されたワード線には電圧VRが印加され

る。Yデコーダ15は入力された内部アドレス信号(AdO~Ad9)をデコードし、 ディジット線を選択する。Yデコーダの出力はおのおのYセレクト線YO~Yn に接続され、選択されたYセレクト線には電圧VYが印加される。

[0004]

M-ARRAY10はメモリセルアレイを示し、マトリクス状にメモリセル(MC00~MC0m,…,MCn0~MCnm)が配列され、マトリクス状のメモリセルのゲートにはXデコーダ16の対応する出力W0~Wmがそれぞれ入力され、ドレインは対応するディジット線D0~Dnへそれぞれ接続され、ソースは節点CSに共通に接続されている。各メモリセルのソースである節点CSは、読み出し時には図示しない回路によりGND電位に制御される。ディジット線D0~DnはYセレクタ17のセレクタ用MOSFETQY0~QYnのそれぞれのソースに接続され、Yセレクト用MOSFETQY0~QYnのドレインはセンスアンプ入力節点SCに共通接続され、Yセレクト用MOSFETQY0~QYnのドレインはセンスアンプ入力節点SCに共通接続され、Yセレクト用MOSFETQY0~QYnのそれぞれのゲートにはYデコーダの出力Y0~Ynが入力されている。センスアンプ18は選択されたメモリセルの電位を増幅する。

[0005]

参照セルMRDはドレインが節点DRに、ゲートが参照セル選択信号線XRに、ソースが節点RSに接続されている。参照セルMRDはMーARRAY内のメモリセルと同一の構造と特性と有する。節点RSは読み出し時、図示しない回路によりGND電位に制御される。参照セルセレクタMOSFETQR1はドレインがリファレンスアンプ入力節点RCに、ゲートが参照セルセレクタ信号線YRに、ソースが節点DRに接続されたMOSFETである。この参照セルの選択信号線XR、及びセレクタ信号線YRには、読み出し時はメモリセルと同様にVR、及びVYと同一の電圧が印加される。リファレンスアンプ19は参照セルの電位を増幅する。

[0006]

比較増幅器20はセンスアンプ18の出力SAとリファレンスアンプ19の出力RAの電位差を増幅するもので、選択されたメモリセルが書込状態(0)か、消去状態(1)かを、判定する。出力バッファ21は比較増幅器20の出力が入

力され、出力が外部出力端子(I/O0)に接続され、メモリセルの情報を外部データバスに供給する。実際の半導体記憶装置は外部出力端子を例えば16ビット出力の場合は 16個(I/O0~I/O15)有しており、これに応じてセンスアンプ、メモリアレイ、比較増幅器も16個有しているが、図10ではI/O0に関する部分のみを図示し、その他(I/O1~15)の部分に関しては省略した。また、本発明の本質に関係しない制御系とか、電源系等も省略した。

[0007]

図11は図10に示す半導体記憶装置の読み出し時の各節点及び各信号の動作 波形を示したものである。図11中の記号はそれぞれ図10の各節点及び各信号 に対応する。メモリセルMC00が選択されたとして読み出し時の動作を説明す る。

[0008]

まず、外部アドレス信号Aiの変化に呼応してワード線W0が選択され「H」レベルとなりVRが与えられ、同様にYセレクト線Y0が選択され「H」レベルとなりVYが与えられ、メモリセルMC00が選択される。又、内部アドレス信号 (Ad0~Ad19) の変化に呼応してATD回路13にアドレス遷移検出信号P0、信号発生回路14には制御信号P1が発生し、センスアンプ18とリファレンスアンプ19が活性化される。

[0009]

ここで メモリセルと参照セルの閾値レベルを例えば メモリセルには、書込み状態 (0) で閾値が $7 \, \text{V}$ 、消去状態 (1) で閾値が $2 \, \text{V}$ 、参照セルには 閾値が $3.4 \, \text{V}$ になるように書き込まれているとすれば 記憶装置の読出し動作は次のように行われる。

[0010]

1) この時MC00が書込状態(0)であれば、MC00は非導通になり、センスアンプ18の出力SAの電圧は図11のSA(0)の波形に示すように初期値V(ini)から平衡値VSA(0)まで放電される。一方、参照セルMRDはわずかに導通し、リファレンスアンプ19の出力RAの電圧は図11のRA(i)の波形に示すように同じく初期値V(ini)から平衡値VRA(i)まで

放電される。次にVSA(0)とVRA(i)の電位差が比較増幅器20で増幅され、メモリセルに記憶された情報が判定される。さらに、比較増幅器20の出力が出力バッファ21に伝達され、図11のI/O0(0)の波形に示すように外部出力端子には「L」が出力されることになる。

[0011]

2)次にMC00が消去状態(1)であれば、MC00は導通になり、図11のSA(1)の波形に示すように初期値V(ini)から平衡値VSA(1)まで放電される。一方、参照セルMRDはわずかに導通し、リファレンスアンプの出力RAの電圧は図11のRA(i)の波形に示すように同じく初期値V(ini)から平衡値VRA(i)まで放電される。次にVSA(1)とVRA(i)の電位差が比較増幅器20で増幅され、メモリセルに記憶された情報が判定される。さらに、比較増幅器20の出力が出力バッファ21に伝達され、図11のI/00(1)の波形に示すように外部出力端子には「H」が出力されることになる。

[0012]

このようにして メモリセルの閾値レベルに従って 出力端子に「H」又は「L」が出力され、記憶装置の読出し動作が行われることになる。

[0013]

図10に示す従来技術の半導体記憶装置においては、Xデコーダ16に供給されるアドレスがA10~A19までの10ビットのアドレス信号Aiが供給され、ワード線は全部で1024本(図10のm=1023)となる。従って、メモリセルを順次読み出しを行った場合、ワード線1本に印加される時間は、全読み出し期間中の1/1024となる。一方参照セルMRDはM-ARAY中のどのワード線が選択されていても、読み出し時は常に選択されており、MRDのゲート信号線XRには常にワード線の選択電位VRと同一の電圧が印加されている

[0014]

フラッシュEEPROMのメモリセルは読み出しを長期間行うと劣化することが一般的に知られている。参照セルは読み出し時常にゲートが読み出し電圧VR

にバイアスされている為、常時選択される参照セルが最初に劣化することが明らかである。図11のRA(a)に示す波形は、長期間(例えば5年間)読み出し動作を行った後のリファレンス電圧VRの波形を示したものである。長期間使い続けた結果、参照セルが劣化し、流れる電流値が減少し、最初はVRA(i)であった電位はVRA(a)と高くなり、VSA(0)との電圧差が確保できなくなる。この結果、比較増幅器20が誤動作し、I/O0(0)aの波形に示すように出力端子に「L」が出力されなくなり、「H」と誤判定することがある。

[0015]

以上述べたように、このような従来例の構成では、参照セルMRDが一つだけなので読み出し時にM-ARRAY内のメモリセルに比べ多くのストレスが加わり劣化しやすい。

[0016]

このような参照セルの特性変動問題を解決する方法として、特開2001-250374に開示されるように、参照セルの動作回数などに応じて参照セルを変えることが開示されている。この例では、参照セル(リファレンスセル)の動作回数をモニターする回路や特性変動を判断する回路、ダミーセルを通常のメモリセルに切り替える回路などが必要であり、チップ全体の回路構成が複雑になり、デバイスサイズも大きくなり、安価で提供できないという問題があった。また、特開平9-231775にはリファレンスデコーダを設け、リファレンスセルを選択することが開示されているが、リファレンスデコーダの構成方法については開示されていない。

[0017]

【発明が解決しようとする課題】

上述のごとく、従来の参照セル (リファレンスセル) を用いて、読み出し、書込み、消去などを行う半導体記憶装置では、参照セルの特性変動の問題があり、またこれらの参照セルの特性変動を回避するようにするためには多くの付加回路が必要となりデバイスサイズが大きくなると言う問題があった。本発明が解決しようとする課題は、簡単な回路構成で参照セルの特性変動を少なくすることを可能にすることで、信頼性の高い半導体記憶装置を提供することにある。

[0018]

【課題を解決するための手段】

本発明の半導体記憶装置は、複数の参照セル(リファレンスセル)を有し、複数の参照セルのうち選択された参照セルの情報と選択されたメモリセルの情報を比較する動作を行う半導体記憶装置であって、前記メモリセルを選択するアドレス入力の遷移を検出しアドレス遷移検出信号を発生するアドレス遷移検出回路と、前記信号をカウントするカウンター回路と、前記カウンター回路の出力により所要の参照セルを選択するリファレンスデコーダ回路とを、有することを特徴とする。

[0019]

また、本発明の半導体記憶装置は、前記アドレス遷移検出回路からのアドレス 遷移検出信号が入力されたとき、第1の論理レベルとなり、リファレンスワード 線を活性化させる時刻に第2の論理レベルとなる制御信号を前記カウンター回路 に出力する制御信号発生回路を有することが望ましい。

[0020]

また、本発明の半導体記憶装置は、前記参照セルの情報と選択されたメモリセルの情報を比較する動作は、読み出し時、書込み後や消去後の情報確認を行う動作であることが望ましい。

[0021]

また、本発明の半導体記憶装置は、前記複数の参照セルは一つのメモリセルア レイ単位または、複数のメモリセルアレイ単位ごとに設けられていることが望ま しい。

[0022]

また、本発明の半導体記憶装置は、前記複数の参照セルの所定の電気特性が所望の特性になるように予め調整できる手段を有することが望ましい。

[0023]

本発明のデコード方法は、複数のメモリセルと複数の参照セル(リファレンスセル)を有し、前記複数の参照セルのうち所要の参照セルを選択するデコード方法であって、前記複数のメモリセルのうち所要のメモリセルを選択するアドレス

入力の遷移を検出しパルスを発生するステップと、前記パルスをカウントするステップと、前記パルスのカウント数により前記複数の参照セルのうち所要の参照 セルを選択するようにデコードするステップとを有することを特徴とする。

[0024]

これらの構成とすることで 参照セルの特性劣化を防止し、信頼性の高い半導体記憶装置得られる。しかも、本発明ではカウンタ回路及びデコーダ回路という 非常にシンプルな回路構成により選択されるべき参照セルを指定することが出来 る。

[0025]

【発明の実施の形態】

以下、実施例に基づいて、本発明の詳細を説明する。

[0026]

(実施例1)図1は本発明における半導体記憶装置の基本構成を示したものである。図10の従来技術と同一の箇所は同一の符号をつけ、詳しい説明を省略する。本発明の半導体記憶装置(フラッシュEEPROM)は16MbitフラッシュEEPROMの例である。

[0027]

本発明の半導体記憶装置の基本構成は、外部アドレス端子からのアドレス信号 Aiを入力されるアドレスバッファ11,12、アドレスの変化を検出するアドレス遷移検出回路(Address-Transition-Detect回路、ATD回路)13、信号発生回路101及び信号発生回路14、カウンター回路102、Yデコーダ15、Xデコーダ16、メモリアレイ10、Yセレクタ17、センスアンプ18、リファレンスセルデコーダ103、参照セルアレイ104、リファレンスセレクタ用のMOSFETQR1、リファレンスアンプ19、比較増幅器20、及び出力バッファ21とから構成されている。

[0028]

アドレスバッファ11, 12は外部アドレス端子からのアドレス信号Aiが入力され、内部アドレス信号Adiを出力する。ATD回路13は、外部アドレス信号の変化を検出し、アドレス遷移検出信号出力POを発生させる。

[0029]

信号発生回路14はアドレス遷移検出信号出力P0が入力され制御信号P1を 1ショットパルスとして発生させる。この1ショットパルスでセンスアンプ18 とリファレンスアンプ19の動作を制御する。

[0030]

信号発生回路101はATD回路の出力(P0)が入力され制御信号P2を1ショットパルスとして発生させ、この1ショットパルスをカウンター回路102に送る。

[0031]

カウンター回路 102 は入力された制御信号 P2 のパルス数をカウントし、リファレンスセルデコーダ 103 を制御する制御信号 C1 、 C2 、 C3 、 C4 を発生する。

[0032]

Xデコーダ16はアドレスバッファ12からの内部アドレス信号(Ad10~Ad19)が入力され、この内部アドレス信号をデコードし、ワード線(W0~Wm)を選択する。Xデコーダ16の出力はおのおのワード線(W0~Wm)に接続され、選択されたワード線には電圧VRが印加される。

[0033]

Yデコーダ15は同じくアドレスバッファ11からの内部アドレス信号(AdO ~Ad9)が入力され、この内部アドレス信号をデコードし、ディジット線(DO ~Dn)を選択する。Yデコーダ15の出力はおのおのYセレクト線YO~Ynに接続され、選択されたYセレクト線には電圧VYが印加される。

[0034]

M-ARRAY10はメモリセルアレイを示し、マトリクス状にメモリセル(MC00~MC0m,…,MCn0~MCnm)が配列され、マトリクス状のメモリセルのゲートには対応するワード線W0~Wmへそれぞれ接続され、ドレインは対応するディジット線D0~Dnへそれぞれ接続され、ソースは節点CSに共通に接続されている。CSは読み出し時は図示しない回路によりGND電位に制御される。

[0035]

Yセレクタ17は、Yセレクト用MOSFETQY0~QYnから構成され、 それぞれのソースはそれぞれディジット線D0~Dnに接続され、ドレインはセンスアンプ入力節点SCに共通接続され、Yセレクト用MOSFETQY0~Q YnのそれぞれのゲートはYデコーダ15のそれぞれの出力Y0~Ynに接続されている。

[0036]

センスアンプ18は 選択されたメモリセルに記憶された情報に基づいて変化 する節点SCの電圧を検出し増幅し、SAとして出力する。

[0037]

参照セルアレイR-ARRAY104は複数個の参照セル(図1ではMRO~MR15の16個)を有し、それぞれの参照セルはソースを節点RSに共通接続され、ドレインはリファレンスセレクト用のMOSFETのソースとの節点DRに共通接続されリファレンスディジット線となり、ゲートはリファレンスセルデコーダ103からのリファレンスワード線WRO~WR15にそれぞれ接続され、選択されたワード線には電圧VRが印加される。節点RSは読み出し時、図示しない回路によりGND電位に制御される。それぞれの参照セルは、M-ARRAY内のメモリセルと同一の構造と特性と有する。

[0038]

リファレンスセレクタはリファレンスセレクト用のMOSFETQR1から構成され、ゲートはYセレクト信号線YRに、ドレインはリファレンスアンプ19の入力節点RCへ、ソースはディジット線の節点DRに接続されている。リファレンスセレクタ信号線YRには選択されたYセレクタ線に印加される電圧VYと等しい電圧が印加される。

[0039]

リファレンスセルデコーダはカウンター回路からの出力(C1~C4)をデコードして、参照セルのリファレンスワード線(WR0~WR15)を選択する。 選択されたリファレンスワード線には電圧VRが印加される。

[0040]

リファレンスアンプ19は節点RCの電圧を増幅し、RAとして出力する。

[0041]

比較増幅器20はセンスアンプ18の出力SAとリファレンスアンプ19の出力RAの電位差を増幅するもので、選択されたメモリセルが書込状態(0)か消去状態(1)かを判定する。

[0042]

出力バッファ21は比較増幅器20の出力が入力され、出力が外部出力端子(I/O0)に接続され、メモリセルの情報を外部データバスに供給する。実際の半導体記憶装置は外部出力端子を例えば16個(I/O0~I/O15)有しており、これに応じてセンスアンプ、メモリアレイ、比較増幅器等も16個有しているが、図1ではI/O0に関する部分のみを図示し、その他I/O1~15の部分に関しては省略した。また、本発明の本質に関係しない制御系とか、電源系等も省略した。

[0043]

図1に使用される回路の一例を図2~図5に示す。

[0044]

図2は信号発生回路14の一例を示したものである。信号発生回路14はATD回路13からのアドレス遷移検出信号P0を入力とし、センスアンプ18及びリファレンスアンプ19を活性化させる制御信号P1を発生させる。インバータ回路IV11-23、NAND回路NAND1、2、NチャンネルMOSFETQN11-18、PチャンネルMOSFETQP11、12、抵抗R1、2及びコンデンサC11-14から構成される。

[0045]

図2の信号発生回路14においては、入力されたアドレス遷移検出信号P0を メモリセル及び参照セルの情報がメモリセル及びリファレンスアンプに伝達され る時刻まで遅延させ、さらにこれらのセル情報をセンスアンプ及びリファレンス アンプにおいて充分に増幅できるまでの時間幅を有するパルスとして制御信号P 1を発生させ、センスアンプ及びリファレンスアンプの活性化制御信号とする。

[0046]

図3は信号発生回路101の一例を示したものである。信号発生回路101はATD回路13からのアドレス遷移検出信号P0を入力とし、カウンター回路で計数される制御信号P2を発生させる。インバータ回路IV31-33、NチャンネルMOSFETQP31、抵抗R3及びコンデンサC31から構成される。

[0047]

図3の信号発生回路101においては、アドレス遷移検出信号P0と同期して立上げ、その立下りはアドレス遷移検出信号P0の立下りをカウンタ回路さらに次段のリファレンスセルデーコーダを活性化させるのに必要な時刻まで遅延させたパルス幅を有する制御信号P2を発生させる。制御信号P2は、所定のパルス幅を有することでリファレンスセルデコーダを活性化させる時刻を制御する。

[0048]

図4はカウンター回路102の一例とその動作波形を示したものである。本例のカウンター回路102はCOUNT1、COUNT2、COUNT3及びCOUNT4の4段のT型フリップフロップから構成されており、各段のT型フリップフロップの出力(Q)が出力C1、C2、C3及びC4として取り出され、制御信号P2がCOUNT1に入力されCOUNT1の出力C1がCOUNT2の入力に接続され、COUNT2の出力C2がCOUNT3の入力に接続され、COUNT3の出力C3がCOUNT4の入力に接続されてなる。

[0049]

図4のカウンター回路102の動作を説明する。まず、第1の読み出しサイクル (T1) 時、外部入力アドレスAiが変化すると、前述したようにATD回路13でアドレス遷移を検出し、信号発生回路にアドレス遷移検出信号P0、さらにP0を入力として信号発生回路101から制御信号P2としてショートパルス (0)が発生される。C0UNT1では制御信号P2のH→L0変化をうけ、出力C1がL→Hに変化する。次に第20読み出しサイクル (T2) 時、外部入力アドレスAiが変化すると、制御信号P2にショートパルス (1)が発生される。C0UNT1では出力P2のH→L0変化をうけ、出力C1がH→L1に変化する。さらにC0UNT2では入力C1のH+D1の変化をうけ、出力C2がD1

に変化する。次に第3の読み出しサイクル(T3)時、外部入力アドレスAiが変化すると制御信号P2のショートパルス(2)が発生される。COUNT1では制御信号P2のH→Lの変化をうけ、出力C1がL→Hに変化する。次に第4の読み出しサイクル(T4)時、外部入力アドレスAiが変化すると制御信号P2のショートパルス(3)が発生される。COUNT1では出力P2のH→Lの変化をうけ、出力C1がH→Lに変化する。さらにCOUNT2では入力C1のH→Lの変化をうけ、出力C2がH→Lに変化する。さらに、COUNT3では入力C2のH→Lの変化をうけ、出力C3がL→Hに変化する。

[0050]

以上述べたように、カウンター回路102は4段のT型フリップ回路が直列に接続されている為、各段の入力信号がH→Lと変化することで出力の論理値が反転する。従って、各段の出力C1~C4を出力として取り出すことにより、制御信号P2に印加されるパルス数をカウントすることができる。

[0051]

例えば、図4においては、C1~C4の4ビットにより0~15を識別している。制御信号P2の1番目のパルス(0)によって、(C4,C3,C2,C1) = (0,0,0,1) となり、制御信号P2の2番目のパルス(1)によって、(C4,C3,C2,C1) = (0,0,1,0) となり、制御信号P2の15番目のパルス(E)によって、(C4,C3,C2,C1) = (1,1,1,1) となり、制御信号P2の16番目のパルス(F)によって、(C4,C3,C2,C1) = (0,0,0,0) となり、パルス数を順次カウントする。

[005.2]

図 5 は、リファレンスセルデコーダ 103 の構成の例を示したものである。図 4 のカウンター回路 102 の出力 C1 , C2 , C3 , C4 が NOR 回路 (NOR 0 、 NOR1 、…NOR15) に入力される。NOR 回路 NOR0 、 NOR1 、…NOR15 のそれぞれの出力 WR0 、WR1 、…WR15 がそれぞれ参照 セル WR0 、WR1 、…WR15 がそれぞれ参照 セル WR0 、WR1 、…WR15 のゲートに接続される。このリファレンスセルデコーダは、(C4,C3,C2,C1)=(0,0,0,0) の場合は NOR0 の出力 WR0 が WR0 が選択されるように構成され、(C4,C3,C3,C2,C3)

C2,C1) = (0,0,0,1) はNOR1の出力WR1が「H」になり、WR1が選択されるように構成され、…、(C1,C2,C3,C4)= (1,1,1,1) の場合はNOR15の出力WR15が「H」になり、WR15が選択されるように構成される。

[0053]

図6は本発明の第1実施例である図1の半導体記憶装置における読み出し時の各節点及び各信号の動作波形を示したものである。図6の記号はそれぞれ図1の各節点及び各信号に対応する。

[0054]

図1~図5と図6をも用いて本発明の読み出し時の動作を、最初にメモリセルMC00が選択され、続いてメモリセルMC11が選択された場合を例として説明する。

[0055]

まず、第1の読み出しサイクル時(T1)、外部アドレスAiの変化が図1の ATD回路13にて検出されアドレス遷移検出信号P0が発生され、信号発生回 路14及び101にて各々制御信号P1及びP2として図6に示すパルスが発生 される。制御信号P2は、アドレス遷移検出信号P0により、第1論理レベル(図6においては「H」。)に変化し、リファレンスセルのワード線が活性化され る時刻に、第2の論理レベル(図6においては「L」。) に変化する。即ち、制 御信号P2のH→Lの変化に同期されて、図4に示すカウンター回路102の出 力 (C4,C3,C2,C1) = (0,0,0,1) となり、図5に示すリファレンス デコーダ103においてNOR1が選択され、WR1はHとなり、図1に示す参 照セルMR1が選択されることになる。一方、外部アドレスAiが図1のYデコ ーダ15及びXデコーダ16でデコードされ、選択されたYセレクト線Y0とワ ード線WOが共に「H」となり、メモリセルMCOOが選択される。このように 制御信号P2は、カウンタ回路に入力され、さらに、リファレンスワード線の活 性化タイミングを決めるている。また、信号発生回路14からの制御信号P1が L→Hに変化することにより、センスアンプ18とリファレンスアンプ19が活 性化される。

[0056]

1) この時MC00が書込状態(0)であれば、MC00は非導通であり、図6のSA(0)の波形に示すように初期値V(ini)から平衡値VSA(0)まで放電される。一方、参照セルMR1はわずかに導通し、リファレンスアンプの出力RAの電圧はRA(i)の波形に示すように同じく初期値V(ini)から平衡値VRA(i)まで放電される。次にVSA(0)とVRA(i)の電位差が比較増幅器20で増幅され、メモリセルに記憶された情報が書込状態(0)と判定される。さらに、比較増幅器20の出力が出力バッファ21に伝達され、図6のI/O0(0)の波形に示すように外部出力端子には「L」が出力されることになる。

[0057]

2) この時MC00が消去状態(1)であれば、MC00は導通になり、図6のSA(1)の波形に示すように初期値V(ini)から平衡値VSA(1)まで放電される。一方、参照セルMR1はわずかに導通し、リファレンスアンプの出力RAの電圧は図6のRA(i)の波形に示すように同じく初期値V(ini)から平衡値VRA(i)まで放電される。次にVSA(1)とVRA(i)の電位差が比較増幅器20で増幅され、メモリセルに記憶された情報が消去状態(1)と判定される。さらに、比較増幅器20の出力が出力バッファ21に伝達され、図6のI/O0(1)の波形に示すように外部出力端子には「H」が出力されることになる。

[0058]

次に第2の読み出しサイクル時(T2)、外部アドレスがメモリセルMС11を選択した場合は、外部アドレスAiの変化が再び、図1のATD回路13にて検出され出力P0が発生され、信号発生回路14及び101にて各々制御信号P1及びP2として図6に示すパルスが発生される。制御信号P2の $H\rightarrow L$ の変化をうけ、今度は図4に示すカウンター回路102の出力(C4,C3,C2,C1)= (0,0,1,0) となり、図5に示すリファレンスデコーダ103においてNOR2が選択され、WR1は $H\rightarrow L$ 、WR2は $L\rightarrow H$ となり、図1に示す参照セルMR2が選択されることになる。第2の読み出しサイクル時の外部アドレス

が、図1のYデコーダ15及びXデコーダ16でデコードされ、選択されたYセレクト線Y1とワード線W1に対応するメモリセルMC11の情報が前述したMC00の場合と同様に外部出力端子に出力される。

[0059]

第1の読出しサイクル(T1)では参照セルMR1が選択され、第2の読出しサイクル(T2)では参照セルMR2が選択され、読出しサイクル毎に順次異なる参照セルが選択される。さらに第16の読出しサイクル(T16)では参照セルMR0が選択され、全ての参照セルが使用された場合に、さらに続いて第17の読出しサイクル(T17)が行われると一巡して 再び参照セルMR1が選択されることになる。

[0060]

本実施例では、カウンタ回路を4段としその出力 $C1\sim C4$ の出力により16個の参照セルを1回毎に切り替えた。しかしこの変形例として、32個の参照セルを使用する場合は 5段のカウンタ回路とすることも可能であり、また5段のカウンタ回路の出力 $C2\sim C5$ により16個の参照セルを読出し回数の2回毎に切り替えるように、一定回数毎に参照セルを切り替えることも出来る。

[0061]

以上述べたように、本発明の半導体記憶装置は、リファレンス電圧を与える参照セルを複数有し、読み出しサイクルごとに選択された参照セルが切り替わるので、従来技術と比較して読み出し時の参照セルへの電界ストレスを緩和することができる。本発明の例では、参照セルを16個有しているので、従来技術と比較して1つの参照セルに印加されるストレスを1/16に軽減することができる。従って、例えば16年間の長期間の読み出し動作を行った後でも、本発明の参照セルは1年分の読み出し動作に相当する劣化となるため、リファレンス電圧VRの値は、初期値VRA(i)とほぼ等しく、メモリセルの情報との電圧差が十分確保できるので、誤動作することはない。

[0062]

(実施例2)

図7は本発明の第2実施例を示したものである。第1図と同一の箇所は同一の

符号をつけて説明を省略する。第2実施例は第1実施例に対し、付加回路CONT201を追加して構成される。付加回路CONT201は、ドレインがセンスアンプ入力節点SCに、ゲートが信号TESに接続されたMOSFETQYRと、ドレインがMOSFETQYRのソースに、ゲートが電源CCに、ソースが内部節点CSに接続されたMOSFETQRとから構成される。

[0063]

本第2実施例は、付加回路CONT201内のMOSFETQRに流れる電流 IROと比較することにより、複数の参照セル(MRO~MR15)の電流駆動 能力を揃えるテストモードを有するものである。本テストモード時は信号TES が「H」レベルとなり、Yデコーダ15及びXデコーダ16は非活性とし、Yセ レクト線(YO~Yn)及びワード線(WO~Wm)はすべて「L」となり、M - ARRAY10のメモリセルは選択されない。メモリセルの代わりに付加回路 CONT201の信号TESが VYとなり、MOSFETQRのゲートには電 源CCに接続され 付加回路201が選択されセンスアンプ18に接続される。 センスアンプの出力SAの電圧VSAは、MOSFETQRの電流駆動能力(I RO)で決まる値にあらかじめ設定される。次に参照セルMRO~MR15を順 次選択し、書込又は消去を実施する。そして書込又は消去後にI/OOの出力値 をモニタし、I/O0の値が初期状態から変化するまで書込又は消去を継続して 行う。例えば、MROを選択して読み出しを行った場合、I/OOの出力値が「 H」であれば、MR0に流れる電流がIR0よりも少ないことを意味するので、 MROを消去する。そして再度MROを選択して読み出しを行い、I/OOの出 力値が「L」になれば、IR0の値とほぼ等しくなったことを意味するので、こ れで終了する。一方、I/OOの出力値がまだ「H」であれば再消去が実施され 、消去→読み出し動作がI/O0の出力値が「L」になるまで継続される。この 場合の消去時間は参照セルの電流駆動能力を微調整できる時間に設定されている ことはもちろんである。本テストモードにおいては、アドレス信号Aiは出力値 が反転するまでは同一のアドレス信号Aiのままであり、出力が反転することに より、別のアドレス信号が入力される。異なるアドレス信号が入力されることで 、ATD回路13からアドレス遷移検出信号P0、信号発生回路101から制御 信号P2が出力され、カウンタ回路102のカウント数が変化し、次のリファレンスセルMR1が選択され、次のリファレンスセルMR1の電流駆動能力が同様の方法で微調整される。

[0064]

以上述べた複数の参照セルの電流駆動能力を合わせる動作以外は、第1実施例の動作と同一であるので説明を省略する。第2実施例の効果は、第1実施例に対し、複数の参照セルの電流駆動能力をあらかじめ設定された値(IRO)に揃えることができるので、安定した動作マージンが得られることが出来る。

[0065]

本実施例においては参照セルの電流駆動能力を微調整する例を説明したが、付加回路CONT201の構成を変更することで、例えばトランジスタQRを参照セルと同じ閾値を有する記憶素子に置き換えることで参照セルの閾値を微調整したり、抵抗に置き換えることでオン抵抗や、オフ抵抗が微調整することが出来る。また、後述する強誘電体メモリにも適用することにより、参照セルの閾値電圧、オン電流、オフ電流、オン抵抗、オフ抵抗、反転しきい磁界、分極値(分極電界と容量)などの電気特性を調整することができる。

[0066]

(実施例3)

図8は本発明の第3実施例を示したものである。図8は本実施例のメモリセル部(セルアレイ部)と参照セル部だけを示す。全体の構成は、図1又は図7においてメモリセルアレイMーARRAY10と参照セルアレイRーARRAY104を図8のMーARRAY301とRーARRAY302とに置き換えた構成であり、さらに節点CS及びRSが各々CPlate、RPlateに接続されている以外の他の構成は同じである。本実施例では強誘電体メモリ(FeRAM)であり、メモリセル及び参照セルは、強誘電体容量素子と選択制御MOSFETとから構成されている。強誘電体容量素子の一端は選択制御MOSFETとから構成されている。強誘電体容量素子の一端は選択制御MOSFETに接続され、他端はプレート線(図ではCPlate、RPlate)に接続されている。一方選択制御MOSFETはゲートがワード線に接続され、ドレイン(ソース)はディジット線に接続される。強誘電体容量部の特性(分極特性など)は、

加わる電圧(電界)によって変化する。従って、フラッシュEEPROMの場合と同様に、多数回の読み出しにより参照セルに電界ストレスが蓄積され、特性変動が起こる。本実施例の強誘電体メモリ(FeRAM)においても 第1実施例及び第2実施例を適用することで参照セルの劣化を防止し、髙品質の強誘電体メモリ(FeRAM)を得ることが出来る。

[0067]

(実施例4)

図9は本発明の第4実施例を示したものである。第4実施例は複数のブロックを有する記憶装置に本発明を適用したものである。第4実施例における記憶装置は、アドレス信号AOにより、ブロックA、ブロックBに分割されており、内部アドレスAdOはブロックA、Bの切り替えに使用され、Yデコーダ15にはアドレス信号AdOは入力されない。Yデコーダ15にはAd1~9が入力されることにより、YO~Ynは 512本である。ブロックA、Bの各々の容量は、第1実施例の半分の容量であり、その和が第1実施例のメモリ容量と等しい。

[0068]

図9を用いて第4実施例を説明する。第1図と同一の箇所は同一の符号をつけてその説明を省略する。アドレスバッファはアドレス信号A0とアドレス信号A1~A9用としてアドレスバッファ11-1と11-2として分割されている。アドレス信号A0はアドレスバッファ11-2に入力され、その出力は ATD回路13と切替器401に入力される。切替器401はATD回路10からのアドレス遷移検出信号P0をブロックA、またはブロックBのどちらかのブロックへ切替、供給する。ブロックA又はブロックB内部においては、供給されたアドレス遷移信号P0から 各々制御信号P1,及びP2を作成することは 第1実施例と同様である。アドレス遷移検出信号が供給されないブロックにおいては、各々制御信号P1,及びP2を作成されないブロックにおいては、各々制御信号P1,及びP2を作成されないブロックにおいてはいないがアドレス信号A0はブロック選択信号として各々のブロックに供給され選択されたブロックにおいては実施例1と同様の動作を行なわせ、選択されないブロックにおいては必要に応じてXデコーダ、Yデコーダ等の各回路の動作を停止させる。

[0069]

本実施例においては ATD回路からの制御信号P0を切替器401において各々のブロックへ切替、供給したが、制御信号P1,及び制御信号P2またはカウンタ回路の出力C1-C4を切替、供給することもできる。

[0070]

本実施例においては複数のブロックを有する場合、各々のブロックにおいて、 リファレンス電圧を与える参照セルを複数有し、読み出しサイクルごとに選択さ れた参照セルが切り替わるので、従来技術と比較して読み出し時の参照セルへの 電界ストレスを緩和することができる

以上、本発明の実施例としてフラッシュEEPROMとFeRAMについて説明したが、本発明は、参照セルと選択セルの情報を比較して選択セルの情報を確定する半導体記憶回路で、参照セルが多数回の動作によって特性変動が生じるものであればすべて適用でき、効果が得られる。例えば、MONOS素子メモリやMRAM(磁気メモリ)などに適用できる。

[0071]

MONOS素子メモリでは、参照セルの特性としては、セルのしきい値電圧、オン電流、オフ電流、オン抵抗、オフ抵抗などで、実施例1及び実施例2のフラッシュEEPROMと同じような特性が重要で、MRAMでは保磁力や反転磁界しきい値などが重要である。

[0072]

本発明では、種々のメモリセルの構成によって、参照セル特性が複数の参照セルで所望の特性に合わせるようにする手段を有する。

[0073]

本発明は、参照セルと選択セルの情報を比較して選択セルの情報を確定する半導体記憶回路で、参照セルが多数回の動作によって特性変動が生じるものであればすべて適用でき、上記実施例に限定されるものではなく、発明の要旨を逸脱しない実施例の変形においてもこの発明に含まれる。

[0074]

【発明の効果】

以上説明したように、本発明は参照セルを複数有し、これを一定のアクセスサ

イクルごとに順次切り替えて使用するので、参照セルの電界ストレスを平均化し て緩和することができる。

[0075]

従って、参照セルの特性劣化を抑制できるので信頼性の高い半導体記憶装置を 実現できる。又、簡単な回路構成により実現できるので、安価に提供できる効果 を有する。さらに、本発明は参照セルとメモリセルの情報を比較してメモリセル の情報を確定する方式の種々の半導体記憶回路装置に適用でき汎用性が高い。

【図面の簡単な説明】

【図1】

本発明におけるの第1の実施例の全体構成図である。

【図2】

本発明における信号発生回路の構成図である。

【図3】

本発明における信号発生回路の構成図である。

【図4】

本発明におけるカウンター回路の構成図と動作波形を示したものである。

【図5】

本発明におけるリファレンスデコーダの構成図である。

【図6】

本発明における読み出し時の各節点、各信号の動作波形である。

【図7】

本発明における第2実施例の全体構成図である。

【図8】

本発明における第3実施例のメモリセルアレイ部と参照セル部を示す。

【図9】

本発明における第4実施例の全体構成図である。

【図10】

従来技術の半導体記憶装置の全体構成図である。

【図11】

特2002-249388

従来技術の読み出し時の各節点、各信号の動作波形である。

【符号の説明】

Ai:外部アドレス端子

YO~Yn:Yセレクト線

Wo~Wm:ワード線

QYO~QYn:Yセレクト用MOSFET

I/O0:外部出力端子

M-ARRAY:メモリセルアレイ

R-ARRAY:参照セルアレイ

MCOO~MCOm,...,MCnO~MCnm: フラッシュEEPROMのメモリ

セル

MRO,…,MR15:参照セル


MF00~MF0m,…,MFn0~MFnm:強誘電体メモリ(FeRAM)の 選択制御MOSFET

CF00~CF0m,...,CFn0~CFnm:強誘電体メモリ (FeRAM) の 強誘電体容量素子


MRF0~MRF15:参照セル部の強誘電体メモリ(FeRAM)の選択制御 MOSFET

CRF0~CRF15:参照セル部の強誘電体メモリ(FeRAM)の強誘電体 容量素子


【書類名】図面【図1】




[図2]




【図3】




【図4】




【図5】









【図7】




【図8】







【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 従来の参照セル (リファレンスセル) を用いて、読み出し、書込み、 消去などを行う半導体記憶装置では、参照セルの特性変動の問題があったり、参 照セルの特性変動を回避するようにするためには多くの付加回路が必要となりデ バイスサイズが大きくなると言う問題があった。

【解決手段】 本発明の半導体記憶装置は、リファレンス電圧を与える参照セルを複数有し、読み出しサイクルごとに選択された参照セルが切り替わるので、読み出し時の参照セルへの電界ストレスを緩和することができる。アドレス変位検出回路の信号をカウントし、カウント数により順次参照セルを切り替える構成とすることで付加回路としてのオーバーヘッドを小さくでき、かつ、信頼性の高い半導体記憶装置提供することができる。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-249388

受付番号

50201281107

書類名

特許願

担当官

第五担当上席

0094

作成日

平成14年 8月29日

<認定情報・付加情報>

【提出日】

平成14年 8月28日

特2002-249388

【書類名】

出願人名義変更届(一般承継)

【あて先】

特許庁長官殿

【事件の表示】

【出願番号】

特願2002-249388

【承継人】

【識別番号】

302062931

【氏名又は名称】

NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】

100109313

【弁理士】

【氏名又は名称】

机 昌彦

【提出物件の目録】

【物件名】

承継人であることを証明する登記簿謄本 1

【援用の表示】

平成15年1月10日提出の特願2002-31848

8の出願人名義変更届(一般承継)に添付のものを援用

する。

【物件名】

承継人であることを証明する承継証明書 1

【援用の表示】

平成15年1月10日提出の特願2002-29761

2の出願人名義変更届(一般承継)に添付のものを援用

する。

【包括委任状番号】 0215753

【プルーフの要否】

要

特2002-249388

認定・付加情報

特許出願の番号

特願2002-249388

受付番号

50300206695

書類名

出願人名義変更届(一般承継)

担当官

藤居 建次

1409

作成日

平成15年 2月20日

<認定情報・付加情報>

【提出日】

平成15年 2月10日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

氏 名

NECエレクトロニクス株式会社